PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-052267

(43) Date of publication of application: 06.03.1991

(51)Int.Cl.

H01L 29/788 H01L 21/3205 H01L 27/115 H01L 29/792

(21)Application number: 01-187706

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.07.1989


(72)Inventor: NISHIMOTO TOSHIAKI

KOMORI KAZUHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF (57)Abstract:

PURPOSE: To improve electric characteristic of an EEPROM by continuously extending a field insulating film for isolating memory cells in the direction perpendicular to a work line.

CONSTITUTION: A field insulating film 2 for isolating memory cells Qm is extended continuously in the direction perpendicular to a word line WL. Accordingly, the superposing area of a floating gate 3 and a source region become equal for all cells. Thus, the coupling capacity formed between the gate 3 and the source region become equal for all cells Qm, and the floating gate voltage become equal for all cells Qm. Thus, the irregularity in data erasing speed is eliminated and electric characteristic of EEPROM are improved.



⑩ 日本国特許庁(JP)

① 特許出願公開

平3-52267 ⑫ 公 開 特 許 公 報 (A)

@Int.Cl. '

識別記号

庁内整理番号

❷公開 平成3年(1991)3月6日

H 01 L

7514-5F 6810-5F 8624-5F

29/78 21/88 371

Z 434

審査請求 未請求 請求項の数 13 (全28頁)

会発明の名称

半導体集積回路装置およびその製造方法

頭 平1-187706 創特

顧 平1(1989)7月20日 22出

伊発 明 西本

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

クログラ クログラ クログ フログ フログ フログ フログ フログ アイス かんりゅう かんしゅう アイス しゅう かんしゅう アイス しゅう かんしゅう かんしゅう かんしゅう アイス しゅう かんしゅう アイス しゅう かんしゅう アイス しゅう アイス しゅう

和宏

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

株式会社日立製作所 ⑦出 願 人

東京都千代田区神田駿河台4丁目6番地

弁理士 筒井 大和 四代 理 人

1、 発明の名称

半導体集積回路設置およびその製造方法

- 2. 特許請求の範囲
 - 1. フローティングゲートおよびコントロールゲ ートからなる二層ゲート電極構造のMISFE Tで構成され、ソース領域に高電圧を印加して データの商去を行う不揮発性メモリセルを有す る半導体集積回路装置であって、前配メモリセ ルを分離するフィールが絶縁度をワード線と直 交する方向に連続的に延在させ、前記フィール ド絶縁裏およびヮード継で周囲を囲まれたソー ス領域に共通ソース線を接続したことを特徴と する半導体集積回路装置。
 - 2. 共通ソース線の一部がワード線上を覆ってい ることを特徴とする請求項【記載の半導体集務
 - 3。 メモリセルを構成するMISFETのソース 仮设は、高不能物造皮の半導体領域および低不 能物 濃度の半導体 領域からなる二重拡散構造を

有していることを特徴とする請求項1記載の半

- 4. メモリセルを構成するMISFETのドレイ ン領域の下層に前記ドレイン領域と異なる導電 悪の半導体領域を設けたことを特徴とする請求 項1記載の半導体集積回路装置。
- 5. メモリセルを構成するMISFETのドレイ ン領域に共通ソース線用の導電膜で構成された 導電層を接続し、前記導電層にデータ級を接続 したことを特徴とする請求項1記載の半導体集 被回路装置。
- 6、 導電層の一部がワード線上を覆っていること を特徴とする請求項5記載の半導体集積回路装
- 7. フローティングゲートおよびコントロールゲ ートからなる二層ゲート電機に対して共通ソー ス様を自己整合的に形成することを特徴とする 請求項1記載の半導体集積回路装置の製造方法。
- 8. フローティングゲートおよびコントロールゲ ートからなる二階ゲート電極の何壁にサイドウ

特開平3-52267(2)

ェールスペーサを形成した後、前配二層電極およびサイドウェールスペーサに対して共通ソース機を自己整合的に形成することを特徴とする 請求項7記載の半導体集複回路装置の製造方法。

- 9. フローティングゲートおよびコントロールゲートからなる二層ゲート電極構造のMISFE Tで構成された不準発性メモリセルを有する半導体集積回路装置であって、前記メモリセルを 分離するフィールド絶縁膜のソース頻繁朝の何 壁は、前記二層ゲート電極の側壁と同一面をな していることを特徴とする半導体集積回路速度。
- 10. メモリセルを構成するMISPETのソース 領域は、高不統物濃度の半導体領域および低不 特物濃度の半導体領域からなる二重拡散構造を 有していることを特徴とする請求項 9 記載の半 等体集積回路装置。
- 11. メモリセルを構成するMISFETのドレイン領域の下層に前記ドレイン領域と異なる事電形の半導体領域を設けたことを特徴とする請求項9配数の半導体集積回路装置。

方法に関し、特に電気的にデータの落まおよび再 書き込みが可能な不揮発性メモリ(Blectrically Brasable ProgrammableRead Only Memory ; EE PROM) に適用して有効な技術に関するもので ある。さらに特定すると、本発明は高密度配位装 置への適用に適した複数の単一トランジスタセル で構成されたEEPROMに関する。

〔従来の技術〕

- 12. ワード線と直交する方向に延在するフィールド線とローティングゲート用の導致上にフローティングゲート用の環境大阪では、前にアローティングリートでは、前にアローティングリートでは、アロールゲートでは、アロートでは、アロートでは、アロートでは、アロートでは、アロートでは、アロートでは、アロートでは、アロートでは、アロートでは、アロールが、アロートでは、アロールが、アロールが、アロールが、アロールが、アロールが、アロールが、アロールが、アロールが、アロールが、アローをでは、アロールが、アローをでは、アロールが
- 13. フローティングゲート用の導電膜およびコントロールゲート用の導電膜を重ね切りでエッチングする際に用いるホトレジストマスク上に第二のホトレジストマスクを形成してフィールド 組織膜をエッチングすることを特徴とする請求 項12記載の半導体集積回路遊費の製造方法。
- 3. 発明の詳細な説明

〔蔵業上の利用分野〕

本発明は、半導体集積回路装置およびその製造

むことにより、しきい彼は3.5~5.5 Vになる。 消去は、例えば、ドレイン領域をフローティング、コントロールゲートを接触として、ソース領域に 1.6~1.3 Vの振幅で0.5~5 ミリ砂パルスを印加すると、ファウラー・ノルドハイムトンネル効果によりフローティングゲート内の電子はソース領域に引き抜かれ、しきい彼は1 V程度になる。

第27回は、EEPROMのメモリセルアレイを示している。半導体基板30の活性領域には、セース領域31とドレイン領域32とがメモリる。アレイン領域32は、島間では、ロートを通り33を介してメモリルの。でとに分離され、各ドレイン領域32はに分離され、各ドレイン領域32はに分離され、各地でアークをプレーを通りしたがある。アーク線DLは例えばアード線とし、それと直文するX方向には、ワード線としている。

ソース領域 3 1 およびドレイン領域 3 2 の間には、フローティングゲート 3 5 およびコントロー

特蘭平3-52267(3)

ルゲート36からなる二番ゲート電極が取けられている。ワード様似しを兼ねるコントロールゲート36は、フローティングゲート35に重なれている。各メモリセル Qe は、ワード様似しとデータ線DLとが交差する領域にれたってのメモリセル Qe は、それらのソース領域を11か共有されている。このように、フィールド絶縁方向に連続して形成するために、フィールド絶縁度33はY方向に振続的に形成されている。

また、データ練DLの延在する方向に沿って並んだ二つのメモリセルQa は、それらのドレイン 気は32が共有されており、このドレイン領は3 2を中心として互いに対象となるように配置されている。

このようなEEPROMについては、例えば特別昭 6 1 - 1 2 7 1 7 9 号公報に記載されている。 (発明が解決しようとする課題)

本発明者は、上記した従来のEEPROMについて検討した結果、下記のような問題を見出した。

間に形成されるカップリング容量でs が偶数番目 のワード兼WLと奇数番目のワード練WLとでー 本置きに異なってくる。特にソース領域に高電圧 を印加してデータの消去を電気的に一括して行う フラッシュ(Flash) 形のEEPROMの場合は、 ソース領域とフローティングゲートとの重なった **部分の狭いトンネル領域を流れるファウラー・ノ** ルトハイム(Fowler-Nordheis) 電流を利用してデ ータの消去を行うので、カップリング容量 C。 の 小さいメモリセル (Qu., Qu.) は、そのフロー ティングゲート電圧V。が相対的に高くなるのに 対し、カップリング容量で、の大きいメモリセル (Quan Quan は、そのフローティングゲート電 EV。が相対的に低くなるので、偶数番目のワー ド雄Wしに接続されたメモリセルQs と寄数番目 のワード韓甲Lに接続されたメモリセル Qe とで データの前去速度がはらついてしまうという問題

他方、上記したカップリング事量 C。 のばらつ きを解析するために、フローティングゲートとコ

EEPROMのメモリセルをX方向で分離する フィールド絶縁哀は、設計上はその四隅が徹角に なるように定義されている。ところが実際の半導 体基板上に形成されるフィールド絶縁襲は、リソ グラフィ工程や酸化工程を挺るに使って次第に変 形し、第28回に示すように、その四層が丸くな ってくる。そして、このようなフィールと絶縁膜 3 3 上にフローティングゲート 3 5 とコントロー ルゲート36(ワード練WL)とを形成した場合 には、それらをパターニングするためのマスクの Y方向の合わせずれや回転ずれに起因して、偶数 番目のワード線 (W.L., W.L., …) または奇数番 目のワード狼(WL」WL。…) のいずれかー方 (第28間では、偶数番目のワード線W L a. W L 。) がフィールド拒疑膜33の丸くなった領域と重 なる場合がある。このような場合、フローティン グゲート35とソース個は31とが重なる領域の 固複が偶数番目のワード準WILと奇数番目のワー ド雄WLとで一本置きに異なってくる。そのため、 フローティングゲート35とソース領域31との

ントロールゲート(ワード機WL)とを重ね切りで形成する際のフィールド絶難膜に対するマスクの合わせずれや関係ずれの余裕度を大きくしようとすると、前記第27回に示すY方向に新統的に形成されたフィールド絶疑膜33とフローティングゲート35との間の距離Dを上記マスク合わせずれ量より大きくしなければならない。そのため、メモリセルQm のサイズが大きくなってしまうので、EEPROMの高集機化が妨げられるという問題がある。

次に、、EEPROMの製造工程では、フローチィングゲートおよびコントロールゲートを形成上に る際、まず第29団に示すように、基板30上に 地種したフローティングゲート用の第一層ポカー は新統的にフィールド絶縁度33の中心様にシャ にエッチングする。統いて、基板上にコントロールゲート用の第二層ポリシリコン裏を地積して、第 ー層ポリシリコン裏および第二層ポリシリコン民を重ね切りでエッチングして、第30団に示すよ

特間平3-52267(4)

うに、フローティングゲート 3 5 およびコントロールゲート 3 6 (ワード線WL) を一枚のマスクで形成した後、フィールド絶縁膜およびコントロールゲートにセルフアライメントで活性領域に不純物イオンを打込んでソース領域 3 1 およびドレイン領域 3 2 を形成する。

本願の他の発明は、メモリセルを分離するフィールド絶縁膜をワード機と変交する方向に連続的に延在させ、このフィールド絶縁膜およびワード様で囲まれたソース領域を接続する為に、ワード様の延びる方向に失過ソース線を設けたEEPROMである。

本順の他の発明は、前記共通ソース線をゲート 電極に対して自己整合的に形成するEEPROM の製造方法である。

 Mの製造参留りを低下させるという問題がある。 本発明の目的は、EEPROMの電気的特性を 向上させることのできる技術を提供することにある。

本発明の他の目的は、上記目的を達成するとと もに、EEPROMの製造が留りを向上させるこ とのできる技術を提供することにある。・

本発明のさらに他の目的は、上記目的を達成するとともに、EEPROMの集積度を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明報書の記述および添付図面から明らかになるであろう。

[課題を解決するための手段]

本職において開示される発明のうち、代表的な ものの概要を簡単に模別すれば、次のとおりであ る。

本願の一発明は、メモリセルを分離するフィールと複様膜をワード数と直交する方向に連続的に 延在させたEEPROMである。

である。

〔作用〕

フィールド絶縁膜をワード線と直交する方向に 連続的に延在させた本類の発明によれば、フロの ディングゲートとソース領域とが重る。 従って のはて なる。 従って 形がったと ソース 領域 との間に 形で で の かった グゲートと ソース 領域 とり セルで 全 重が全 てのメモリセルで全 で なる 結果、フローティングゲート 電圧が 去 気 的で、データの 満 気 的 特 という できが解消され、EEPROMの電気的特性が向上する。

また、フィールド絶縁膜を脳状に分離せずにつって、フィールドを選択的に送在させたので、フローティングゲート用のポリシリコン膜であってエッチングが中心線に沿ってエッチングがなることがなる。とれたより、基板の耐化が防止されてきる。また、基板の耐れに起因するソース領域の断線を防止するのでは、

特開平3-52267 (5)

ることができる。

次に、共通ソース線を二層ゲート電気に対して 自己整合的に形成する本職の発明によれば、共通 ソース線をソース領域に接続するためのコンタク トホールが不要となるので、コンタクトホールを 形成する際のマスク合わせ余裕が不要となり、そ の分ソース領域の面複を増小することができる。

次に、マード線と直交することで表現を表現である。 では、マールド機構を形成のことでは、マールド機構を形成では、1000年間で、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間に、1000年に、100

ワード機関しの一緒は、周辺国路のメーデコーグ(ワード機道択国路)に接続されている。データ機DLは、その一端が周辺国路のデータ機製動 回路DRに接続されており、他畑はカラムスイッチ回路を構成するロチャネルMISFETQcを 退じて周辺国路の入力回路DIBおよび出力回路 データの満去速度のばらつきが解清され、EEPROMの電気的特性が向上する。また、フィ的特性を直交する方向に連続のの電気的特性を直交する方向に連続ののでは、大切でファイングゲート用ので、基板のでは、基本でファチングである。とがならり、クラスを生まれるので、変色特性の表に起因するメモリセルの電気的特性の影響を止することができる。また、基板の別れに起因するファス領域の影響を防止することができる。

以下、実施例を用いて本発明を辞述する。なお、 実施例を説明するための全図において同一の機能 を有するものは同一の符号を付し、その繰り返し の説明は省略する。

〔実施併1〕

本実施例1の半導体集積固路装置は、電気的に 一括消去可能なフラッシュEEPROMであり、 第12回はそのメモリセルアレイおよび一部の周 辺囲路を示す等値回路図である。

メモリセルアレイは、メモリセルQm 、ワード

DIBに接続されている。カラムスイッチ回路を構成するMISPETQc のゲート電極には、Yーデューダ(データ軌道択回路)の出力が供給される。

共選ソース裸S L には、 p チャネルM I S F E T Q s 1 および n チャネルM I S F E T Q s 2 で構成された C M I S インパータ 団 路 I V の 込力 婚子である M I S F E T Q s 1、 Q s 2 の それぞれのゲート電極には、 信号 o 2 が 供給される。

センスアンプ回路を含む出力回路DOBは、終出し動作の際、選択されたデータ級DLに供給された信号を増幅して入出力端子I/Oに供給し、入力回路DIBは、書込み動作の際、外部回路から入出力端子I/Oに供給された信号をデータ級DLに供給する。

前記およびその他の周辺回路は、前記CMISF インバータ回路IVと同様、いずれもCMISF ETで構成されている。

メモリセルQn にデータを書込む際、共通ソー

特開平3-52267 (6)

ス雑SLには、ハイレベルの信号するで導進する インパータ国内1VのコチャネルMISFETQ 8 sを避じて職務の基準電圧 V sa 〔例えば Ū V 〕が 印加される。全てのデータ機りしは、データ機関 動回路DRによりあらかじめ回路の基準電圧Vss にプリチャージされており、その後Yーデコーダ により選択された所定のデータ様DLには、入力 回路DIBから電源電圧Vap (例えば5V)、が印 加される。Xーデコーダにより選択された所定の ワード集WLには、高電圧V** (例えば12V) が印加される。高電圧Vaaは、外部回路から供給 されるか、またはチップ内に内蔵された昇圧回路 によって電源電圧Ⅴ≥≥から発生される。その結果、 データ練 D L に電源電圧 V so が印加され、かつヮ - ド根W Lに高電圧 V pp が印加された一つのメモ リセルQe において、そのドレイン領域からフロ ーチィングゲートにホットエレクトロンが住入さ れ、データの書込みが行われる。

メモリセルQm のデータを装出す際、共通ソース構SLには、ハイレベルの信号 of で浮過する

るインパータ回路IVのロチャネルMISFET Qui を選じて高電圧Vii (例えば12V)が印加される。共通ソース線Sしに高電圧Vii が印加された状態で全ワード線Wしは、信号 vii を受けた Xーデコーグによりローレベルとされ、かつ全データ線Dしは、信号 vii を受けた Yーデコーグによりローレベルとされる。その結果、全メモリセルQu のフローティングゲートからトンネル領域を選じてソース領域にエレクトロンが放出され、データの一番消去が行われる。

第1回は、上記メモリセルアレイの構成を示す 平面図である。なお、第1図では説明を簡単にす るために、フィールド絶縁度以外の絶縁度は図示 していない。

半導体基板(チップ)1は、例えばp 一形シリコン単結晶からなり、その主面には、SiO」からなるフィールド絶縁膜2が設けられている。フィールド絶縁膜2のそれぞれは、図の上下方向、つまり Y 方向に連続的に延在し、かつ図の左右方向つまり X 方向に所定の関係を置いて配置されて

インパータ回路IVのnチャネルMISFETQ S。を通じて回路の電源電圧 V s.1 が印加される。全 てのデータ被DLは、データ権監動回路DRによ りあらかじめ国路の基準電圧Vasにプリチャージ される。Xーデコーダにより選択された所定のヮ ード糠WLには、電源電圧Vas(またはそれ以下)のハイレベル世号が印加される。メモリセルQ ■ のしきい値電圧Vャェがワード線WLの選択レベ ルよりも低い場合には、メモリセル Qa が導通し でデータ練DLの電圧が電源電圧Vosよりも低下 する。メモリセルQ4 のしきい管電圧Vャェがワー ド糠WLの選択レベルよりも高い場合には、メモ リセルQa が非導通となり、データ線DLの電圧 はプリチャージレベルに保たれる。さらにYーデ コーダで特定のデータ様を選ぶことにより選択さ れた一つのメモリセルQ= のデータに対応した電 圧がデータ装Dしに現れ、データの統出しが行わっ no.

メモリセルQs のデータを消去する際、共通ソース線SLには、ロウレベルの信号。で譲通す

いる。

フィールドを経験2の上層には、隣接するフローティングゲートにまたがるように例えばポリシリコンからなるフローティングゲート3の上層には、例えばポリシられている。フローティングゲート3の上層には、例えばポリシリコンからなるコントロールゲート4はフード種型しを兼ねており、フローティングゲート3に重なるように配置されている。フード海と下の間隔を置いて配置されている。

フィールド総様膜 2 およびワード被W L で周囲 思手 を囲まれた基板 1 の活性 領域には、 供えば n 形 準 域 6 が設けられている。 全 てのソース 領域 5 および ドレイン 領域 6 は、 フィールド 絶 疑 2 および ワード 被 W L を 介 して 互いに 分態されている。 ソース 領域 5 および ドレイン 領域 6 は、 フィールド 絶疑 2 の 延在する 方向に 沿って 交互に配置されている。

特開平3-52267 (7)

ワード線Wしの上層には、共通ソース線SLお よび導電器でが設けられている。共産ソース独S しおよび導電層では、例えばポリシリコンで構成 されている。夫遣ソース様SLのそれぞれは、X 方向に延在し、かつ図のY方向に所定の間隔を置 いて配置されている。共通ソース級SLは、ソー ス領域5を獲うように駆けられており、コンタク トホール8aを通じてソース仮建ると電気的に接 装されている。共通ソース様SLの装幅は、Y方 向におけるソース領域5の幅よりも広い。すなわ ち、共通ソース練SLは、ワード練WLの一部を 覆うように取けられている。一方、導電層?は、 X方向に互いに分離されており、それぞれがドレ イン領域6を獲っている。導電層?は、コンタク トホール8bを通じてドシイン領域6と電気的に 接続されている。導電量では、ドレイン値域6よ りも広い面積を有している。すなわち、導電層で は、ワード線WLの一部を置うように設けられて いる。共通ソース装SLと等電腦でを問題で形成 する場合には、Y方向で両者が離園していなけれ

ばならない。

共通ソース線Sしおよび導電買?の上階には、 例えばアルミニウム合金からなるデータ線DLが 設けられている。データ線DLのそれぞれは、Y 方向に胚在し、かつ図のX方向に所定の間隔を置いて配置されている。データ線DLは、第1図で は図示しないスルーホール23を確じて導電器? と電気的に強硬されている。すなわち、データ線 Dしは、スルーホール23、導電器?およびコン タクトホール80を通じてドレイン領域6と電気 的に神能されている。

このように、本実施例1のフラッシュEEPR
〇 M のメモリセルQm は、フローティングゲート
3 およびコントロールゲート4からなる二層構造
のゲート電極と、ソース領域5およびドレイン領域
6 からなる n 形半導体領域とを有する単一の n
チャネル級ISFETで構成されており、そのソ
ース領域5およびドレイン領域6は、ワード級
しおよびこのワード級W L と 産交する方向に延在
するフィールド絶疑膜2を介して互いに分離され

ている。そして、メモリセルQM のコントロール ゲート4にはワード線WLが一体に接続され、ソ ース領域5にはソース線5しが接続され、ドレイ ン領域6には導電器7を介してデータ線DLが接 続されている。

第2 図は、第1 図のE-I 様における基板1の 断面図であり、第3 図は、第1 図の亘- 正線にお ける基板1の断面図である。

第2 図および第3 図に示すように、メモリセルQn は、基板1に設けたりウェル9 の主面に設けられている。メモリセルQn の一方の半導体領域を構成するソース領域5 は、不統物濃度が互いに異なるn、平導体領域5 a およびn・半導体領域5 a の情をの混ま時にソース領域5 a で接近いn・半導体領域5 b を設けたことにより、データの消去時にソース領域に n・半導体領域5 a の情報の電影が緩和されるので、メモリセルQn の情報の電影が緩和されるので、メモリセルQn

の被合り一ク電流を低端することができる。

メモリセル Q m のもう一方の半導体領域を構成する n * 半導体領域であるドレイン領域 6 の下層には、ドレイン領域 6 とは異なる導電形の不純物を導入した p * 半導体領域 1 0 が設けられている。ドレイン領域 6 の下層に p * 半導体領域 1 0 を設けたことにより、データの書込み時にドレイン領域 6 に電源電圧 V m m で で ボットエレクトロンの発生が促進されるので、メモリセル Q m へのデータの書込み効率が向上する。

メモリセルQm 同士を分離するフィールド施経膜2の下層には、pをのチャネルストッパ領域1 1が設けられている。メモリセルQm のチャネル 領域には、しきい値電圧Vvmを制御するためのp 形のチャネルドープ層12が設けられている。チャネルドープ層12の上層には、例えばSiO2 からなるゲート絶様膜13が設けられている。

ゲート地梯映13の上層には、フローティング ゲート3およびコントロールゲート4(ワード機

特間平3~52267(8)

独経膜 1 5 およびサイドウェールスペーサ 1 6 の上層には、例えば S i O。 からなる層面地線膜 2 0 が取けられている。層間地線膜 2 0 の上層には、共通ソース線 S L および導電層 7 が設けられている。共通ソース線 S L および導電層 7 の上層には、例えば B P S G (BoroPhospho Silicate Glass) からなる細胞地線膜 2 2 が設けられている。

てpウェル9を形成する。pウェル9は、5×1 0:*~1×1013 (atoms/cd) 程度のBF: を5 0~? 0 K c V 程度のエネルギーでイオン打込み した後、BPェを引き伸ばし拡散して形成する。 BF』のイオン打込みは、基板1の主面に形成し たSiO。からなる絶縁度(図示せず)を通じて 行う。続いて、基板【の主要にp形不能物、何え ば 6 × 1 0 1 2 ~ 1 × 1 0 1 2 (atoms/cd) 程度のB F: そくり~50KcV程度のエネルギーでイオ ン打込みした後、いわゆる選択酸化法(LOCO S注)を用いてロウェル9の所定の主面にフィー ルド絶縁度 2 を形成し、荷時にその下層にp形の チャネルストッパ領域11を形成する。フィール ド絶雑展2の農隊は、6000~8800人程度 である。次に、活性領域の主面の絶観膜を、例え ばファ酸水溶液で除去した後、基板1を無酸化し て話性領域の主菌にSiO。からなる粕燥度 [7 を形成する。彼いて、この絶縁膜17を造じて活 性領域の主面に口思不能物、例えば日をイオン打

込みしてしまい他電圧(Ves) を制御するための

層間絶量膜22の上層には、データ線DLが設けられている。データ線DLは、層間絶極膜22 に設けられたスルーホール23を通じて導電層? と電気的に接続されている。データ線DLの上層 には、基板1の表面を保護するためのパッシベー ション膜25が設けられている。パッシベーショ ン膜25は、例えばPSG(Phospho Silicate 6i ass)で構成されている。

次に、上記した構成からなるフラッシュEEPROMの製造方法を第4面~第11回を用いて説明する。第4回~第11回の各回において、自は時記第2回と同じく第1回の且一日線における基板1の断面回である。はここでは説明を簡単にするために、メモリセルQnを構成するnチャネルMISPETの製造工程の扱明は省略する。

まず、第4関に示すように、p - 恵シリコン単 軸蓋からなる基板1の主面にp 形不純物を導入し

チャネルドープ周12を形成する。

次に、活性領域の主国の絶権観17を、例えば フッ農水格液で除去した後、第5因に示すように、 基板1を熱酸化して活性領域の主面に、何えばS i○」からなるゲート絶縁購13を形成する。ゲ ート絶縁頭13の展原は、100~150人程度 である。続いて、CVD決を用いてゲート絶縁度 13の上層にフローチィングゲート用のポリシリ コン裏18を堆積する。ポリシリコン膜18の膜 厚は、2000~3008人程度である。次に、 ポリシリコン膜18に、例えば1×10□ [atom 8/cd] 程度のPを30KeV程度のエネルギーで イオン打込みしてその抵抗値を抵補した後、フィ ールド粗暴膜2の中心糖に沿ってポリシリコン膜 18をエッチングする。フィールド拖繰膜2は、 後に形成されるワード準Ψしと直交する方向に延 在しているので、ポリシリコン膜18をェッチン グする際に基収1の活性領域の主面がエッチング されることはない。

次に、第6関に示すように、基板1を無酸化し

特閒平3-52267 (9)

てポリシリコン膜 1 8 の表面に 5 i O。 からなる 第二ゲート 他縁襲 1 4 を形成する。第二ゲート 他縁襲 1 4 を形成する。第二ゲート 他縁襲 1 4 の襲撃は、例えば 2 0 0 0~3 0 0 A 程度 である。続いて、C V D 法を用いて第二ゲート を軽度 1 4 の上層にコントロールゲート (ワード 練 W L) 用のポリシリコン膜 1 9 を単積する。ポリシリコン膜 1 9 の襲撃は、 2 0 0 0~3 0 0 0 A 程度である。

次に、ポリシリコン膜19にリン処理を施してポリシリコン膜19に示すようなにポポリシリコン膜19を重ね切りでエッチングがート3を重ね切りでエットングゲート3を関いた後、まびコントローチィングゲート3で表がでしてフローチャングがート3で表がでした。までは、アロールゲート4(ワードを関する。地質関15の膜厚は、アロー80人程度である。なお、コントロールゲート4(ワード4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールゲート4(ワールガート4(ワールガート4(ワールガート4(ワールデート4)

し)は、ポリシリコン映上にW、Ta、Ti、Moなどの高融点金属のシリサイド調を検察した、いわゆるポリサイド構造の複合膜や、上配高融点金属(またはそのシリサイド)の単層膜で構成してもよい。

e V程度のエネルギーでイオン打込みする。 p 形 不純物は、フローティングゲート 3 およびコントロールゲート 4 (ワード級W L) に対して自己整合的に導入される。その後、基板 1 を重要がス中、1000 定度で無処理して上配 π 形不純物 および p 形不純物の引き伸ばし拡散を行い、ソース領域 5 を形成すべき活性領域の主面に n ・ 半導体領域 1 0 を形成する。 n ・ 半導体領域 5 b および p ・ 半導体領域 1 0 を接域 1 0 の接合渡さは、それぞれ 0.5 μ m 程度でまる。

次に、n- 半導体領域 5 b を形成した活性領域の主面に n 形不被物を導入する。 n 形不執物を導入するには、例えば 5 × 1 0 ¹³ ~ 1 × 1 0 ¹⁴ [at cas/cal]程度のA s を 6 0 K e V程度のエネルギーでイオン打込みする。 n 形不執物は、フローティングゲート 3 およびコントロールゲート 4 (ワード線W L) に対して自己整合的に導入される。 続いて、p* 半導体領域 1 0 を形成した活性領域 次に、第9回に示すように、フローチィングゲート 3 およびコントロールゲート 4 (ワード練習し)の何壁にサイドウェールスペーサ 1 6 を形成する。サイドウェールスペーサ 1 6 は、例えば関示しない周辺回路の n チャネルM 1 S F E T および p チャネルM 1 S F E T をし D D (Lightly Boped Brain) 構造にするためのサイドウェールスペ

特期平3-52267 (10)

ーサを形成する際に同時に形成する。サイドウェールスペーサ16は、例えばCVD法を用いて地積したSiOsからなる地程度(関示せず)をエッチングで加工して形成する。続いて、熱酸化して形成した地程膜15およびサイドウェールスペーサ16の上輩に層面絶経膜20を単複する。層形地程度20は、例えば有限シランの熱分解法で形成したSiOsからなり、その膜原は1500人程度である。

次に、第10回に示すように、層間絶過度20 およびゲート絶過度13をエッチングしてソース 領域5の主面に達するコンタクトホール8aホホー は80を同時に形成した後、CVD法を用いよー の上頭に共通ソース様を用いよい 電間7用のポリシリコン膜21を堆積する。ポリ シリコン膜21の膜厚は、1600~1500 を 型度である。続いて、ポリシリコン膜21に シリ コン腺 2 1 をエッチングしてソース領域 5 に接続される共通ソース機 S L およびドレイン領域 6 に接続される英語 7 を同時に形成する。共通ソーロ時に形成する。共通ソーロールが一ト4 (ワード棒 W L) の一部を覆うよび。これが一ト4 (ワード棒 W L) の一部を覆うよび。これが一ト4 (ワード棒 W L) の一部 S L および。 なお、 共通ソース 装 S L および 専電 B 7 は、 ポリシリコン 限上に W 、 T a 、 T に し に で の な ど の 古 強 点 全 膜 や 上 記 高 融 点 金 属 (よ い 。 は そ の シリ サイド 体 造 の 後 合 膜 や 上 記 高 融 点 と に に に の シリ サイド) の 単層 膜 で 機 或 し て も よ い 。

次に、第11回に示すように、C V D 法を用いて共通ソース線 S L および事電階 7 の上層に、例えばBP S G からなる層間絶縁膜 2 2 を準確した後、基板 1 を無処理して層間絶縁膜 2 2 を平坦地でする。着間絶縁膜 2 2 の腰厚は、5 0 0 0 ~ 6 0 0 0 A程度である。練いて、層間絶縁膜 2 2 をエッチングして導電層 7 に達するスルーホール 2 3を形成した後、スパッタ法を用いて層間絶縁膜 2 2 で形成した後、スパッタ法を用いて層間絶縁膜 2 2 の上層にデータ練 D L 用の A 2 合金膜 2 4 を建物する。A 4 合金膜 2 4 の裏厚は、8 0 0 0 0 A 4

皮である。

最後に、A 2 合金膜 2 4 をエッチングして導電 層 7 に接続されるデータ 兼 D L を形成した後、デ ータ 兼 D L の上層に、 例えば P S G からなるパッ シベーション 裏 2 5 を地積することにより、 約記 第 1 図~第 3 図に示すメモリセル Q ■ が完成する。 以上のような構成からなる本実施例 1 によれば、 下記のような効果が得られる。

(1). フィールド機器膜 2 をワード線 W しと 窓交する方向に連続的に延在させ、フローティングゲート 3 とソース 領域 5 との間に ひって で で で ひって のメモリセル Q B で で 全 で の メース 領域 で で な な かって が アース 領域 に 正 に な な な な な が ま い アース 領域 に 正 に な な な な ま り セル Q B で 等 し く な る 結果 、 カ ローティングゲート で で ま で を ロ か し た 場合の プ ーティング ゲートで で ・ アーティング が ま 正 正 を で の メモ リ セル Q B で 等 さ れ 、 フ ラッシュ E E P R O M の 電気的 等性が 向 上する。

切、フィールド絶縁賞でをワード編WLと直交す

②・ワード線WLの上層を共通ソース級SLボータ
は 準電層 7 で覆うようにしたので、パッシャを電じてゲートをでしたので、水ッシャを電ける水分などの異物を共通ソース線をお出ていまする水分などの異物を共通ソース線をお出ていまする。その結果にアータの書込み時にフローティングゲート 3 に で データの書込み 時に フローティングゲート 3 に で で まれたエレクトロンの 鉱散を防止することを保

特丽平3-52267 (11)

特性が向上する。

(4) ドレイン情域をの上層に形成した導電層でを介してデータ接口しをドレイン領域をに接続するようにしたので、層間整縁膜22に形成されるスルーホール23のアスペクト比(スルーホールの深さ/スルーホールの径)を小さくすることができる。その結果、スルーホール23内に準確されるデータ接口し用A&合金膜24のカバレージが向上するので、データ繰口しの接続信頼性が向上する。

〔実施例2〕

本実施例2の半導体集積固路装置は、フラッシュ E E P R O M であり、第13回はそのメモリセルアレイの構成を示す平面図である。 なお、第13回では説明を簡単にするために、フィールド機械膜以外の機械膜は図示していない。

第13回に示すように、メモリセル Qe は、因の Y 方向に連続的に延在するフィールド絶縁 戻 2 と、因の X 方向に延在するワード線 W L とが交差する 領域に及けられている。メモリセル Qe は、

電差?もドレイン領域6に直接接続している。

第14回は、第13回のXF-XF機における 基板1の新面図である。第14回に示すように、 メモリセル Qe は、基板1に取けた p ウェルタの 主面に取けられている。メモリセル Qe のソース 領域5 は、n* 半導体領域5 a および n ~ 半導体 領域5 b からなる二重拡散構造を有しており、ドレイン領域6 の下層には、p* 半導体領域1 0 が 設けられている。メモリセル Qe のチャネル領域 には、チャネルドープ層1 2 が設けられており、 その上層には、ゲート地域第1 3 が設けられている。

フローティングゲート 3 およびコントロールゲート 4 (ワード雑WL) は、フローティングゲート 3 上に設けられた第二ゲート絶縁 裏 1 4 を介して互いに絶縁されている。フローティングゲート 3 およびコントロールゲート 4 (ワード雑WL) の関連には、絶縁 裏 1 5 およびにサイドウェールスペーサ 1 6 が設けられている。コントロールゲート 4 (ワード雑WL) 上には、層間絶縁 裏 2 0

フローティングゲート 3 およびコントロールゲート 4 (ワード被Wし)からなる二層構造のゲート電視と、ソース領域 5 およびドレイン領域 6 からなる n 形半導体領域とを有する単一の n チャネル M I S F E T で構成されている。ソース領域では、フィールド絶域度でおおよびドレイン領域 8 は、フィールド絶域をおよなフース領域 5 には共通ソースを 5 には共通ソース 様 5 には共通ソース 様 5 には 大通ソース 様 5 には 大通ソース 様 5 にな で 2 を介している。 共通ソース 様 5 にな 2 の で 3 方向に 延在 し、データ 様 D L は、 図の に 3 在 2 している。

前記実施例1のフラッシュEEPROMは、層間絶疑膜20の一部に及けたコンタクトホール8 まを通じて共通ソース線SLをソース領域5に接続し、同じく層間絶縁膜20の一部に設けたコンタクトホール8bを通じて導電層7をドレイン領域5に接続する構成になっているが、本実施例2のフラッシュEEPROMにおいては、共通ソース線SLをソース領域5に直接接続し、関じく準

が設けられている。

共通ソース兼SLおよび導電勝?は、Y方向に 講接するメモリセルQo のサイドウォールスペー サ16に対して、自己整合的に扱けられている。

共通ソース被Sしおよび導電層?の上層には、 瞬間絶疑惑 2 2 が設けられており、層間絶疑察 2 2 の上層には、データ繰りしが設けられている。 データ線 D しは、層間絶機膜 2 2 に設けられたス ルーホール 2 7 を適じて導電層 7 と電気的に接続 されている。データ機 D しの上層には、パッシベ ーション裏 2 5 が設けられている。

次に、上記した構成からなるフラッシュ E E P R O M の製造方法を第15回~第18回を用いて 説明する。第15回~第18回は、前記14回と 同じく第13回の X IV - X IV 装における基板1の 新画図である。

第 1 - 5 回は、このフラッシュEEPRO M の製 造工程の中途段階を示しており、前記実施例1の 第6図に示す製造工程に対応している。すなわち、 華椒しの主面にp珍不純物を導入した後、いわゆ る選択酸化法(LOCOS法)を用いてフィール ド萄経膜 2 を形成し、同時にその下層にp形のチ ャネルストッパ領観11を恵成する。 フィールド 絶難 戻 2 は、ワード 練 W しと 直交する 方向に 延 在 するように形成する。彼いて、舌性領域の主面に ゲート能縁膜13を形成した後、フィールと絶縁 裏2およびゲート 絶縁膜13の上層にフローティ ングゲート用のポリシリコン膜18を堆積し、フ 4.一ルド掲録膜2上のポリシリコン膜18をその 中心兼に沿ってエッチングする。フィールド絶縁 膜 2 は、後に形成されるワード集W L と直交るす 方向に連続的に延在しているので、ポリシリコン 膜18をエッチングすに際に基板1の活性領域の 主面がエッチングされることはない。彼いて、基 板1を熟費化してポリシリコン変18の表面に第

並5 およびドレイン領域 6 は、前記実施例 1 と同じ方法で形成すればよいので、その説明は省略する。

次に、第17回に示すように、フローティング ゲート3およびコントロールゲート4(ワード華 WL) の個数にサイドウォールスペーサしるを澎 成する。サイドウォールスペーサ16は、例えば 関示しない周辺回路のnチャネルMISFETお よびロチャネルMISFETをLDD構造にする ためのサイドウォールスペーサを形成する際に同 時に形成する。サイドウォールスペーサ16は、 何えばCVD法を用いて堆積したSiO。 からな る絶縁膜をRIEのような異方性エッチングで加 工して形成する。本実施例 2 では、サイドウォー ルスペーサ16を形成する際のエッチング工程で ソース領域5岁よびドレイン領域6の主面のゲー ト粒経費13をオーバーエッチングして除去する。 このエッチング工程では、コントロールゲート4 (ワード無WL)上の層間絶縁膜20も同時にエ ッチングされるので、その際にコントロールゲー

特開平3-52267.(12)

次に、第18回に示すように、ポリシリコン膜18、第二ゲート絶疑度14、ポリシリコン膜19および層間絶難要20を重ね切りでエットロンを対してフローティングゲート3およびコントロトを設定してフローティングゲートをお問時に形成したカートをおりませんしてフローティングゲートをお問題である。とはいい、よいでは15を形成する。とは、15を形成する。とは、15を形成する。とは、15を形成する。とは、15を形成する。とは、15を形成する。とは、15を形成する。とは、15を下して、15を下して、15を下して、15を形成する。とは、15を下して、

1・4 (ワード線W L) の表面が詳出しないよう、 あらかじめ層面絶縁度 2 0 の痕庫は 2 0 0 0 ~ 3 0 0 0 人程度としておく。

次に、第18間に示すように、CVD法を用い て雇問発暴裏20およびサイドウォールスペーサ 16の上層にポリシリコン膜21を地積し、リン 起産を施してその抵抗値を低減した後、ポリシリ コン膜21をエッチングして共通ソース線SLお よび導電層1を開時に形成する。共通ソース線の しおよび導電量?のそれぞれは、コントロールゲ ート 4 (ワード線WL)の一部を覆うように形成 される』なお、コントロールゲート4(ワード油 WL) や共通ソース練SL(導電階7) は、ポリ ショコン桌上にW、Ta、Ti、Moなどの高級 点金属のシリサイド膜を被置した、いわゆるポリ サイド構造の複合膜や高融点金属(またはそのシ リサイド)の単層膜で構成してもよい。共通ソー ス雑SLおよび導電圏7を形成した後の工程は、 前記実施例1と同じでよいので、その説明は省略

特開平3-52267. (13)

このように、コントロールゲートも《ワード集 WL)上に書簡色縁捩20を堆積し、次いでフロ ーティングゲート3およびコントロールゲート4 (ワード集WL)の側壁にサイドウォールスペー サ16を形成し、同時にソース領域5およびドレ イン領域6の主面のゲート絶縁膜13を除去した 後、ソース領域5およびドレイン領域6の主頭が 露出している状態で共通ソース線3L用のポリシ リコン膜21を堆積する本実施例2の製造方法に よれば、共通ソース様SLおよび導電層?のそれ ぞれは、フローティングゲート3、コントロール ゲート4(ワード無WL)およびサイドウェール スペーサ16に対して自己整合的に形成される。 徒って、本実施例2によれば、前記実施例1のよ うなコンタクトホール88, 8°b ゼ形成する際の マスク合わせ余裕が不要となり、その分ソース領 域5およびドレイン領域の間後を縮小することが できるので、メモリセルQm のサイズを被小し、・ フラッシュEEPROMの提機皮を向上させるこ とができる。

各ドレイン領域 B には、コンタクトホール 2 B を通じてデーダ被DLが接続されている。

第20回は、第19回のXX-XX様における 基収1の所面図であり、第21回は、第19回の XXI-XXI様における基板1の断面図であり、 第22回は第19回のXXI-XXI様における 新面図である。

第20回および第21回に示すように、メモリセルQa は、暴板1に設けたりウェル9の主面に設けられている。メモリセルQa のソース領域5は、n 半導体領域5aおよびn 半導体領域5bからなる二重拡散構造を有している。ドレイン領域6の下層には、p 半導体領域10が設けられている。メモリセルQa 日土を分離するフィールド絶縁度2の下層には、p 思のチャネルストッパ領域11が設けられている。

フィールド色撮膜 2 は、第 2 0 図に示すように、ソース領域 5 個の領策が基板 1 の主面に対して垂直となっており、かつフローティングゲート 3 およびコントロールゲート 4 (ワード線W L)の領

(実施例3)

本実施例3の半導体集機関路装置は、ファッシュEEPROMであり、第19関はそのメモリモルアレイの構成を示す平面関である。なお、第19関では説明を簡単にするために、フィールド複雑度以外の表練度は関示していない。

壁と同一面をなしている。従って、フィールド組織度 2 のソース領域 5 側の端部には、いわゆるパーズ・ピーク(bird's beak) と称される張り出し 部が存在しない。

これに対し、第21間に示すように、フィール ド絶縁襲2のX方向端部には、パーズ・ピークが 存在する。つまりフィールド絶縁第2のX方向端 部の厚さは、その中央部に比べて小である。

フローチィングゲート 3 およびコントロールゲート 4 (ワード線WL) は、フローティングゲート 3 上に形成された第二ゲート 他様 葉 1 4 を介して互いに絶縁されている。フローティングゲート 3 およびコントロールゲート 4 (ワード線 W L) およびソース 領域の基板を けられている。 サイドウェールス グート 4 (ワード線 W L) およびソース 領域の基板を 面上にも取けられている。 サイドウェー・スグゲート 3、コントロールゲート 4 (ワード線 W L) およびフィールド絶縁 2 の 個質に取けられているよびフィールド絶縁 ま2 の 個質に取けられてい

特期平3-52267 (14)

5.

表揮展 1 5 の上層には、層間地線 2 0 が設けられている。層面地線 度 2 0 の上層には、データ 線 D L が設けられている。第 2 1 図および第 2 2 図に示すようにデータ 線 D L は、層面地線 度 2 2 およびゲート 地線 度 1 3 に設けられたコンタクトホール 2 8 を通じてドレイン領域 6 と電気的に接続されている。データ線 D L の上層には、パッシベーション 度 2 5 が設けられている。

次に、上記した構成からなるフラッシュEEPROMの製造方法を第23関~第26関を用いて 説明する。第23関~第25関の各図において、 図は前紀第20関と同じく第19図のXX-XX 兼における基板1の新殖園であり、GIは前紀第2 1 図と同じく第19図のXXI-XXI 兼における基板1の断面図である。

第23回は、このフラッシュEEPROMの製 着工程の中途段階を示しており、前記実施例1の 第6回に示す製造工程に対応している。すなわち、 基板1の主面にp形不能物を導入した後、いわゆ

次に、第24回に示すように、ポリショコン膜 18、第二ゲート絶縁膜14およびポリシリコン 膜19を重ね切りでエッチングしてフローティン グゲート3およびコントロールゲート4(ワード 線WL)を同時に形成する。本実施例3では、こ のエッチング工程で使用したホトレジストマスク 29 a をコントロールゲート4(ワード線WL) 上に残したまま次の工程に移る。

る選択悪化法(LOCOS法)を用いてフィール 『絶縁度』を形成し、同時にその下層にり形のチ ャネルストッパ領域11を形成する。フィールド 絶縁膜2は、前紀実施例1の場合と同じく、ワー ド糠WLと直交する方向に連続的に延在するよう に形成する。彼いで、話性領域の主面にゲート組 緑膜13を形成した後、フィールド絶縁膜2およ びゲート絶縁膜13の上層にフローティングゲー ト用のポリシリコン膜 1 8を堆積し、このポリシ リコン膜 1.8 をフィールド絶縁膜2の中心線に沿 ってエッチングする。フィールド範疇膜2は、ワ ード線Wしと直交する方向に延在しているので、 ポリシリコン膜18をエッチングする際に基板1 の話性領域の主面がエッチングされることはない。 その後、基板1を熱酸化してポリシリコン膜18 の表面に第二ゲート絶様膜14を形成した後、そ の上層にコントロールゲート(ワード線WL)用 のポリシリコン膜19を堆積し、リン処理を施し てその抵抗値を低減する。ここまでの工程は、前 起実箱例しと同じである。

次に、オトレジストマスタ29a.29bを絵 去した後、第26関に示すように、基板1を無酸 化してフィールド絶縁膜2の間のソース領域5を 形成する基板1の表面、フローティングゲート3 およびコントロールゲート4(ワード線WL)の 簡璧ならびにコントロールゲート 4 (ワード娘w L) 上に発程度15を形成し、線いで活性領域の 主面に不能物を導入してソース領域5およびドレ イン領域をを形成する。ソース領域をおよびドレ イン領域6は、前記実施例1と同じ方法で形成す ればよいので、その説明は省略する。なお、フィ ールド絶縁膜2の下層に形成されたチャネルスト ッパ領域11は、パッズ・ピークの部分のチャネ ルストッパ領域11に比べてp.患不純物の温度が 高い。従って、フィールド絶縁膜2を除去した領 娘に形成されるソース領域5は、その歯部が不執 物濃皮の高いチャネルストッパ領域ilと接する ので、接合耐圧が低下し易いという問題があるが、 ソース領域5をロ・半導体領域5 a.およびn - 半 導体領域 5 b のご翼拡散構造とすることにより、

特閣平3-52267 (15)

ソース領域 5 の増都の接合耐圧の低下を有効に防止することができる。

次に、絶縁膜15の上層に地積した層間絶縁膜22をエッチングしてドレイン領域6に達するコンタクトホール28を形成した後、層間絶縁膜22の上層にデータ線Dもを形成し、最後にデータ線Dもの上層にバッシベーション膜25を堆積することにより、前記第20間。第21間および第22間に示すメモリセルQeが完成する。

以上のような構成からなる本実施例 3 によれば、 下記のような効果が得られる。

(1)、フィールド絶縁膜2をワード線WLと直交する方向に延在し、フローティングゲート3月のポリシリコン膜18をエッチングする、およびコントロールゲート4月のポリシリコン膜18とフローティングゲート3月のポリシリコン膜18を重ね切りでエッチングする際に、基板1の活性気はの割れを防止することができる。その結果、基板1の割れに起因する接合リーク電液の発生を防止す

ることができるので、フラッシュEEPROMの電気的特性が向上する。また、基板1の割れに起因するソース領域5の新継を防止することができるので、フラッシュEEPROMの製造参割りが向上する。

つきが解消され、フラッシュEEPROMの電気 的特性が向上する。

図、第27図に示すように、フィールド絶縁膜2のY方向の雑館とフローティングゲート3との間に合わせ余谷を確保する必要がないので、Y方向における各メモリセル間隔を小さくすることができる。その結果、フラッシュEEPROMの集後度を向上させることができる。

(4)、フローティングゲート 3 およびコントロールゲート 4 (ワード練習し) を形成する際に用いたホトレジストマスク 2 9 a 上に第二のホトレジストマスク 2 9 b を形成してフィールド絶縁膜 2 をェッチングするので、第二のホトレジストマスク 2 9 b の合わせずれや回転ずれに起因するコントロールゲート 4 (ワード練習し)の側壁の別れを助止することができる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施 例に限定されるものではなく、その要替を進設し ない範囲で積々変更可能であることはいうまでも ない。

前配実施例!〜実施例3では、データの消去を電気的に一括して行うフラッシュEEPROMに適用した場合について説明したが、このようなフラッシュEEPROMを内蔵したマイクロコンピュータに適用することもできる。

[発明の効果]

本欄において開采される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 下記のとおりである。

(1)、メモリセルを分離するフィールド絶縁度をワード線と直交する方向に連続的に延在させ、フィールド機様裏およびワード線で周囲を囲まれたソース領域に共通ソース線を接続する本間に発明によれば、フローティングゲートとソース領域とが重なる領域の面積が全てのメモリセルで等しくなるので、データ消去特性のばらつきが解消され、EEPROMの電気的特性が向上する。

また、メモリセルを分離するフィールド組織膜 をワード線と底交する方向に連続的に延在して配

特閲平3-52267 (16)

置し、少なくともフローチィングゲート用のポリ シリコン裏およびコントロールゲート用のポリシ りコン膜を重ね切りでエッチングする工程まで、 そのフィールド絶縁膜を残しているので、フロー ティングゲート用のポリシリコン裏をエッチング する際の基板の耐れが防止されるので、整合リー ク電液の発生が防止され、EEPROMの電気的 特性が向上する。さらに、基板の削れに起因する ソース領域の斬線を防止することができるので、 EEPROMの製造が留りが向上する。

切。前記共選ソース線をゲート電極に対して自己 整合的に形成する本職の発明によれば、共通ソー ス線をソース領域に接続するコンタクトホールが 不要となるので、メモリセルのサイズが縮小され、 EEPROMの集積度が向上する。

②、ワード糖と直交する方向に延在するフィール Y 能器膜上に二層ゲート電極を形成した後、ソー ス個域を形成すべき領域のフィールド絶縁度をエ ッチングで除去し、ソース領域側の保壁が二層ゲ ート電極の製壁と同一面をなすようなフィールド

絶縁膜を形成する本職の発明によれば、フローチ ィングゲートとソース領域とが重なる領域の面積 が全てのメモリセルで等しくなるので、データ消 去特性のばらつきが解消され、EEPROMの電 気的特性が向上する。

また、メモリセルを分離するフィールド粗縁膜 をワード線と直交する方向に延在している状態で フローチィングゲート用のポリシリコン額をエッ チングするので、基板の削れが防止される。その 結果、基礎の耐れに起版する接合リーク電流の発 生を防止され、、EEPROMの電気的特性が向 上する。また、基板の削れに起因するソース領域 の新華が防止され、EEPROMの製造歩留りが 向上する。

さらに、フィールド絶縁膜のソース領域側の端 都にパーズ・ピークが存在しないようになるので、 メモリセルのサイズが縮小され、EEPROMの 巣膜皮が向上する。

4. 図面の簡単な説明

第1回は本発明の一実施例である半導体集接回

路袋屋のメモリセルアレイを示す半導体基板の要

第2関は第1図のⅡ~Ⅱ韓斯蘭図、

第3関は第1図の頁-豆隷飯面図、

第4図(4)。60~第11図(8)。6)はこの半導体集 後回路装置の製造方法を示す半導体基板の要部断 通过、

第12回はこの半導体集積回路装置のメモリセ ルアレイおよび一部の周辺遺跡の西森図、

第13回は本発明の他の実施例である半導体集 積回路装置のメモリセルアレイを示す半導体基板

第14回は第1回のXV~XV糠断面図、

第15間~第18回はこの半導体集積回路装置 の製造方法を示す半導体基板の要部断面面、

第19四は本発明の他の実施例である半導体集 養国路装置のメモリセルアレイを示す半導体基板 の要都平面図、

第20回は第19回のXX-XX線新回型、

第21回は第19回のXXI-XXI練新面閣、

第22回は第19回のXXゴーXX互線断面図、 第23図回。 62~第26図回。62はこの半導体 景積回路装置の製造方法を示す半導体基板の要都 斯道茵、

第27回は従来の半導体集積回路装置のメモリ セルアレイを示す半導体基板の要部平面図、


第28型~第3日図は使来の半導体集積局路装 置の製造方法を示す半導体基板の要部平面図であ

- 1 . 3 0 - ・・半導体基板、2 . 3 3 ・・・フ **ィールと絶縁度、3.35・・・フローティング** ゲート、4.36・・・コントロールゲート、5. 31・・・ソース領域、 6, 32・・・ドレイン 領域、7・・・導電層、8a.8b,28,34 ・・・コンタクトホール、9・・・pウェル、1 0・・・g゛半導体催壊、11・・・チャネルス トッパ領域、12・・・チャネルドープ層、13 ・・・ゲート絶縁膜、14・・・第二ゲート抱縁 夏、15、17・・・地縁夏、16・・・サイド ウェールスペーサ、18、19、21、37・・


特別平3-52267 (17)

・ポリンリコン膜、26,22・・・層面絶縁度-23,27・・・スルーホール、24・・・アル ミニウム合金膜、25・・・パッシベーション膜-29a,29b・・・ホトレジストマスク、38 ・・・溝、DL・・・データ様、5し・・・共遊 ソース様、WL・・・ワード様。

代理人 弁理士 間 井 大 和





1:半導体差板 2:フィールド絶縁成 3:フロートィングゲート 4:コントロールは 5L:フル WL:ワード線




特閒平3-52267 (18)


第 4 図






第5図







特間平3-52267.(19)

第6図




第7 図







特爾平3-52267 (20)


図8第







第9四







特開平3-52267 (21)







第11 図






特朗平3-52267 (22)






18 M




特開平3-52267.(23)


第 14 図




第 15 図




31 16 🖼




第 17 図




特開平3-52267 (24)



第 20 図




等 21 図





特囿平3-52267. (25)

第 22 図




第 23 図







特開平3-52267. (26)


第 24 図






第 25 欧







特閒平3-52267.(27)

第 26 図







特開平3-52267 (28)

